DA和AD轉換電路圖

上傳人:小** 文檔編號:39339252 上傳時間:2021-11-10 格式:DOC 頁數(shù):156 大小:1.77MB
收藏 版權申訴 舉報 下載
DA和AD轉換電路圖_第1頁
第1頁 / 共156頁
DA和AD轉換電路圖_第2頁
第2頁 / 共156頁
DA和AD轉換電路圖_第3頁
第3頁 / 共156頁

下載文檔到電腦,查找使用更方便

45 積分

下載資源

還剩頁未讀,繼續(xù)閱讀

資源描述:

《DA和AD轉換電路圖》由會員分享,可在線閱讀,更多相關《DA和AD轉換電路圖(156頁珍藏版)》請在裝配圖網上搜索。

1、第11章 MCS-51與D/A轉換器、A/D轉換 器的接口 非電物理量(溫度、壓力、流量、速度等)、,繆 經傳感器轉換成模擬電信號(電壓或電流),必須轉 換成數(shù)字量,才能在單片機中處理。 數(shù)字量,也常常需要轉換為模擬信號。 A/D轉換器(ADC):模擬量-數(shù)字量的器件, D/械換器(DAC):數(shù)字量-模擬量的器件。 只需合理選用商品化的大規(guī)模ADC、DAC芯片,T 解引腳及功能以及與單片機的接口設計。 11. 1 MCS-51 與 DAC 的接口 11. 1. 1 D/磁換器概述 1.概述 輸入:數(shù)字量,輸出:模擬量。 轉換

2、過程:送到DAC的各位二進制數(shù)按其權的大小 轉換為相應的模擬分量,再把各模擬分量疊加,其和 就是D/A轉換的結果。 使用D/嶺換器時,要注意區(qū)分: * D/儼換器的輸出形式; *內部是否帶有鎖存器。 (1)輸出形式 兩種輸出形式:電壓輸出形式與電流輸出形式。 電流輸出的D/A轉換器,如需模擬電壓輸出,可在其 輸出端加一個I 換電路 (2) D/A轉換器內部是否帶有鎖存器 D/儼換需要一定時間,這段時間內輸入端的數(shù)字 量應穩(wěn)定,為此應在數(shù)字量輸入端之前設置鎖存器, 以提供數(shù)據(jù)鎖存功能。根據(jù)芯片內是否帶有鎖存器, 可分為內部無鎖存器的和內部有鎖存器的兩類。 *內部無鎖存器的D

3、/A轉換器 可與P1、P2口直接相接(因P1 口和P2口的輸出有鎖存 功能)。但與P0口相接,需增加鎖存器。 *內部帶有鎖存器的D/A轉換器 內部不但有鎖存器,還包括地址譯碼電路,有的還 有雙重或多重的數(shù)據(jù)緩沖電路,可與MCS-51的P0口直 接相接。 2.主要技術指標 (1)分辨率 輸入給DAC的單位數(shù)字量變化引起的模擬量輸出的 變化,通常定義為輸出滿刻度值與勿之比。顯然,二

4、%,用1LSB表示。 同理:10位 D/A: 1 LSB=9. 77mV=0. 1% 滿量程 12位 D/A: 1 LSB=2. 44mV=0? 024% 滿量程 根據(jù)對DAC分辨率的需要,來選定DAC的位數(shù)。 (2)建立時間 描述DAC轉換快慢的參數(shù),表明轉換速度。 定義:為從輸入數(shù)字量到輸出達到終值誤差(1/2) LS (最低有效位)時所需的時間。電流輸出時間較短,電 壓輸出的,加上1-磔換的時間,因此建立時間要長 一些。快速DAC可達gs以下。 (3)精度 理想情況,精度與分辨率基本一致,位數(shù)越多 精度越高。但由于電源電壓、參考電壓、電阻等各種 因素存在著誤差,精度與分

5、辨率并不完全一致。 位數(shù)相同,分辨率則相同,但相同位數(shù)的不同轉 換器精度會有所不同。例如,某型號的8位DACR度為 0. 19%,另一型號的8位DAC精度為0. 05%。 11. 1.2 MCS-51 與 8位 DAC0832的接口 1. DAC0832片介紹 (DDAC0832的特性 美國國家半導體公司產品,具有兩個輸入數(shù)據(jù)寄存 器的8位DAC,能直接與MCS-51單片機相連。主要特性如 T: *分辨率為8位; *電流輸出,穩(wěn)定時間為gs; *可雙緩沖輸入、單緩沖輸入或直接數(shù)字輸入; *單一電源供電(+5?+15V); (2) DAC0832的引腳及邏輯結構 引腳:

6、 囪匚 1 20 —1 ^cc 伽1匚 2 19 =1^LE AGND 匚 3 18 T1WR2 ZV3匚 4 DAC 17 二 XFER 0832 DJ2匚 5 16 □ r>/4 ZV1匚 6 15 ^DI5 (LSB)ZV0 匚 7 14 Z|Z)Z6 /ref 匚 8 13 □ >77(MSB) 心b匚 9 12 口,OUT2 DGND 匚 10 11 ZZI ^OUTl 11-1 DAC0832的邏輯結構: 切6嗚 DI 4 D/3趙 DI2o^ DIlo^- D

7、IOo^- ILEo^- 亙1 WRio-^ LE2 & M\ 8 位 DAC 寄存器 8位輸入 寄存器 1 Q fVR2o^4o XFERo^<3 & M3 8 位 D/A 轉換電路 DAC0832 I 11 12;知 ~ 7OUT1 4agnd 2"cc ^ODGND 11-2 引腳功能: DIO?DI7: 8位數(shù)字信號輸入端 CS*:片選端。 ILE:數(shù)據(jù)鎖存允許控制端,高電平有效。 WR

8、1*:輸入寄存器寫選通控制端。當CS*=O、ILE=h WR1*=O時,數(shù)據(jù)信號被鎖存在輸入寄存器中。 XFER*:數(shù)據(jù)傳送控制。 1TJ WR2* : DAC寄存器寫選通控制端。當XFER*=O, WR2* =0 時,輸入寄存器狀態(tài)傳入DAC寄存器中。 IOUTi:電流輸出1端,輸入數(shù)字量全“們時,I0UT1最 大,輸入數(shù)字量全為叫戸時,10UT1最小。 IOUT2: D/A轉換器電流輸出2端,I0UT2+I0UTi=常數(shù)。 Rfb:外部反饋信號輸入端,內部已有反饋電阻叫b, 根據(jù)需要也可外接反饋電阻。 Vcc:電源輸入端,可在+5V,s15V^圍內。 DGND:數(shù)字信號

9、地。 AGND:模擬信號地。 “8位輸入寄存器"用于存放CPU送來的數(shù)字量,使輸入 數(shù)字量得到緩沖和鎖存,由LE1*控制; “8位DAC寄存器另存放待轉換的數(shù)字量,由LE2*控制; “8位D/A轉換電路”由T型電阻網絡和電子開關組成,T 型電阻網絡輸出和數(shù)字量成正比的模擬電流。 2. DAC的應用 接口與DAC的具體應用有關。 (1) 單極性電壓輸出 單極性模擬電壓輸出,可采用圖1卜5或圖1卜9所 示接線。輸出電壓V。泌與輸入數(shù)字量B的關系: Vout = 一 (B/256) *VRFE 式中,B=b7?27+ b6?26+ + b1?2W b0?2。; ■ 為0時,

10、Vut也為0,輸入數(shù)字量為255時,Vut為 最大值,單極性。 (2) 雙極性電壓輸出 雙極性電壓輸出,采用圖11-3接線: 由上式,在選用+Vr扌時,(1)若輸入數(shù)字量b7=1, 則為正;(2)若輸入數(shù)字量b7=0,則Vut為負。 在選用-VreF時,Vout與+Vref時極性相反。 (3) DACffl作程控放大器 DAC還可作程控放大器,見圖1卜4。 11-4 DAC的輸出和輸入之間的關系: Vout = -Vin*(256/B) 256/B看作放大倍數(shù)。但輸入數(shù)字量B不得為切”。 3. MCS-51 與DAC0832的接口電路 (1)單緩沖方式

11、 DAC0832的兩個數(shù)據(jù)緩沖器有一個處于直通方式, 另一個處于受控的鎖存方式。 在不要求多路輸出同步的情況下,可采用單緩沖方 式。 單緩沖方式的接口如圖11-5: DAC0832 WR P0.7 I PO.O 8031 ALE EA -A 鎖存器G WR1 1817 FEH D +5 VO 19 11-5 WR2V REF XFER CS ILE D17 $ DIO 【OUTl 【OUT2 12 11

12、 11-2 由圖11-2, WR2卡和XFER*接地,故DAC0832的“8位DAC 寄存器” 011-2)處于直通方式。吒位輸入寄存器沙 受CS*和WR1*端控制,且由譯碼器輸出端FEH送來(也可 由P2口的某一根口線來控制)。因此,8031執(zhí)行如下 兩條指令就可在WR1*和CS*上產生低電平信號,使0832 接收8031送來的數(shù)字量。 MOV RO, #OFEH MOVX RO, A ;DAC地址FEH-*RO ;WR*和譯碼器FEH輸出端有效 現(xiàn)說明DAC083洋緩沖方式的應用。 0011-1 DAC0832用作波形發(fā)生器。分別寫出產生鋸 齒波、三角波和矩形

13、波的程序。 鋸齒波的產生 ORG START:MOV MOV LOOP: MOVX INC SJMP 2OOOH RO, #OFEH A, #OOH @RO, A A LOOP ;DAC地址FEH-> RO ;數(shù)字量一A ;數(shù)字量一D/A轉換器 ;數(shù)字量逐次加1 11-6 輸入數(shù)字量從0開始,逐次加1,為FFH時,力

14、口則 清0,模擬輸出又為0,然后又循環(huán),輸出鋸齒波,如 圖11-6o 每一上升斜邊分256個小臺階,每個小臺階暫留 時間為執(zhí)行后三條指令所需要的時間。 (1) 三角波的產生 ORG 2000H START: MOV RO, #OFEH MOV A, #00H UP: MOVX @R0, A ;三角波上升邊 INC A JNZ UP DOWN: DEC A ; A=0時再減1又為FFH MOVX @R0, A JNZ down ;三角波下降邊 SJMP UP

15、 (2) 矩形波的產生 ORG 2000H START: MOV LOOP: MOV RO, #OFEH A, #data1 MOVX RO, A LCALL DELAY1 MOV A, #data2 ;置矩形波上限電平 ;調用高電平延時程序 MOVX ;置矩形波下限電平 LCALL DELAY2 ;調用低電平延時程序 SJMP LOOP :重復進行下一個周期 上限電平一一 下限電平[――—

16、11-8 DELAYK DELAY2為兩個延時程序,決定矩形波高、 低電平時的持續(xù)時間。頻率也可采用延時長短來改變。 (2)雙緩沖方式 多路同步輸出,必須采用雙緩沖同步方式。接口電 路如圖11-9: 苗DAC0832因和譯碼器FDH相連,占有兩個端口地址 FDH和FFH。 2#DAC0832的兩個端口地址為FEH和FFH。其中,F(xiàn)DH 和FEH分別為1 #和2粕人00832的數(shù)字量輸入控制端口地 址,而FFH為啟動D/A^換的端口地址。 圖11-9中DAC輸出的Vx和Vy信號要同步,控制X-Y繪 圖儀繪制的曲線光滑,否則繪制的曲線是階梯狀???制程序如下: E AL

17、 鎖存器 o ? f o?o p p 11 03 8 WR +5 V ZF 譯碼器 7\ CS DAC0832 XFER ILE ^OUTl DI7 2 DIO 】OUT2 WR1 WR2 11-9 11-2 例11-2內部RAM中兩個長度為20的數(shù)據(jù)塊,起始地 址為分別為addrl和addr2,編寫能把a

18、ddrl和addrr2中 數(shù)據(jù)從薩和2#DAC0832同步輸出的程序。addrl和addr2 中的數(shù)據(jù),為繪制曲線的X、Y坐標點 DAC0832各端口地址: FDH: 1#DAC0832數(shù)字量輸入控制端口 FEH: 2#DAC0832數(shù)字量輸入控制端口 FFH: 1林和2帕AC0832啟動D/A轉換端口 工作寄存器0區(qū)的R1指向addrl; 1區(qū)的R1指向 addr2; 0區(qū)的R2存放數(shù)據(jù)塊長度;0區(qū)和1區(qū)的R0指向 DAC端口地址。程序為: DTOUT: NEXT: ORG 2OOOH addrl DATA 2OH addr2 DATA 40H MOV R1, #ad

19、d r1 ; MOV R2, #20 SETB RSO MOV R1, #addr2 CLR RSO MOV RO, #OFDH : MOV MOVX @RO, A ; INC R1 SET RSO ?定義存儲單元 ;定義存儲單元 0區(qū)R1指向addrl 數(shù)據(jù)塊長度送0區(qū)R2 ;切換到工作寄存器1區(qū) ;1區(qū)R1指向addr2 ;返回0區(qū) 0區(qū)R0指向PDAC0832數(shù) 字量控制端口 addrl中數(shù)據(jù)送A addrl中數(shù)據(jù)送佯DAC0832 修改addrl指針0區(qū)R1 轉1區(qū)。 MOV RO, #OFE

20、H MOV MOVX RO A, @R1 @RO, A R1 MOVX @RO, A ;1區(qū)RO指向2#DACO832數(shù)字量 :控制端口 ;addr2中數(shù)據(jù)送A ;addr2中數(shù)據(jù)送2*DACO832 ;修改addr2指針1區(qū)R1 ;1區(qū)R0指向DAC的啟動D/峨換端口 :啟動DAC進行轉換 CLR RSO DJNZ R2, NEXT LJMP DTOUT ;若未完,則跳NEXT :若送完,則循環(huán) END 11. 1.3 MCS-51 與 12 位 DAC1208的接口 8位DAC分辨率不夠,可采用12位DAC。常用的有 DAC1208系列與DAC1

21、230系列。 1. DAC1208系列的結構引腳及特性 雙緩沖結構。不是用一個12位鎖存器,而是用一 個8位鎖存器和一個4位鎖存器,以便和8位數(shù)據(jù)線相 連。 引腳功能: CS*:片選信號。 WR1*:寫信號,低電平有效 和4位兩個鎖存器,將12位全部打入鎖存器。0:僅開 啟4位輸入鎖存器。 WR2*:輔助寫。該信號與XFER*信號相結合,當同 為低電平時,把鎖存器中數(shù)據(jù)打入DAC寄存器。當為 高電

22、平時,DAC寄存器中的數(shù)據(jù)被鎖存起來。 XFER*:傳送控制信號,與WR2*信號結合,將輸入鎖 存器中的12位數(shù)據(jù)送至D AC寄存器。 DI0-DI11:12|u 數(shù)據(jù)輸入。 loun : D/A轉換電流輸出1。當DAC寄存器全1時,輸 出電流最大,全0時輸出為0 loUT2 : D/A轉換電流輸出2o loUT1+loUT2=常數(shù) Rfb:反饋電阻輸入 VrEF !參考電壓輸入 Vcc :電源電壓 DGND、AGND:數(shù)字地和模擬地 主要特性: (1)輸出電流穩(wěn)定時間:1|XS; (2) 基準電壓: Vref二-1O-+10V;

23、 (3)單工作電源:+5-+15V; (4) 低功耗: 20m Wo D/10 <41 D/9喘 ZV6吁 D/5y DI4Q— DI3O DI2O DIlo (LSB)ZVOo 6 7 8 9 BYTEMBYTEl 亙H wr]q^2 XFERo^| WR2O^ dddddddd 8位輸入鎖存器 QQQQQQQQ LE d&\ 4位 輸入 鎖存器 QQQQQQQQ QQQQ 12位DAC寄存器 DDDDDDDD D D D D 12位乘法DAC 若話1,墮出跟隨D 輸入;若厲=0

24、,Q輸出 被鎖存 丹%F lAn/ ^-O T ToUTl ^-oAGND 込 DGND 2.接口電路設計及軟件編程 (1)接口電路設計 8031與DAC120瞰換器的接口如 高8位輸入寄存器端口地址:4001H; 低4位寄存器端口地址: 4000H; D AC寄存器的端口地址: 6000H o 由于8031的P0.0分時復用, 所以用P0.0與DAC1208 的BYTE1/BYTE2*相連時,要有鎖存器

25、74LS377。 外接AD581做10V基準電壓源。模擬電壓輸出接為雙 極性。 PO.O DI4 8031 P0.7 WR P2.5 P2.6 P2.7 A B 74LS C 138 4000H 6000H 74LS 377 Dill DIO DI3 DAC 麗 1208 WR21209 WK2 1210 CS XFER 20 pF 910kO LF35 25 kO 【OUT2 】OUT1 Vref BYTE1/BYTE2 AGND DGND 10 V AD581 5kQ 2.5 kfl LF35

26、 1M1 采用雙緩沖方式。先送高8位數(shù)據(jù)DI11~DI4,再送 入低4位數(shù)據(jù)DI4DI0,而不能按相反的順序傳送。如 先送低4位后送高8位,結果會不正確。 在12位數(shù)據(jù)分別正確地進入兩個輸入寄存器后,再 打開DAC寄存器。 單緩沖方式不合適,在12位數(shù)據(jù)不是一次送入的情 況下,邊傳送邊轉換,會使輸出產生錯誤的瞬間毛刺。 圖中DAC1208的電流輸出端外接兩個運放LF356,其 中運放1用作l/噸換,運放2實現(xiàn)雙極性電壓輸出(-10V -+10V) o 電位器W1定零點

27、,電位器腔定滿度。 2?軟件編程 設12位數(shù)字量存放在內部RAM的兩個單元,12位數(shù) 的高8位在DIGIT單元,低4位在DIGIT+1單元的低4位。 按圖11-11電路,D/M^換程序如下: MOV DPTR, #4001H ;8位輸入寄存器地址 MOV Rb #DIGIT ;高8位數(shù)據(jù)地址 MOV A, R1 ;取出高8位數(shù)據(jù) MOVX @DPTR, A ;高8位數(shù)據(jù)送DAC120 DEC DPL ;DPTR修改為4位輸入寄 ;存器地址 INC R1 ;低4位數(shù)據(jù)地址 MOV A, @R1 ;取出低4位數(shù)據(jù) MOVX @DPTR,

28、A ;低4位數(shù)據(jù)送DAC120i MOV DPTR, #6000H ; DAC寄存器地址 MOVX @DPTR, A ; 12位同步輸出完成12位D/A轉換 11. 1.4 MCS-51與12位DAC1230系列的接口 DAC1230內部結構和應用特性與DAC1208完全相似, 只不過DAC1230系列的低4位數(shù)據(jù)線在片內與高4位數(shù)據(jù) 線相連,在片外表現(xiàn)為8位數(shù)據(jù)線,故比DAC1208少四 個引腳,20JSPDIP封裝。 內部結構及引腳如圖11-12o DAC1230與8位單片機的接口比DAC120曜簡單; 但DAC1208系列與16位單片機連接更方便。

29、 (DZ3)Z>/11O (Z)72)D/10o (D/1) DI9O (DIO) DISo DI7O DI6o DI5Q 13 14 15 16 4 5 6 )740-^ 4 BYTEM BYTE2~ WTo— XFERo-^L WR2 Q Q QQ Q Q Q Q 8位輸入鎖存器 DDDDDDDD LE 4位 輸入 鎖存器 }LE Q Q QQ Q Q Q Q Q Q QQ 12位DAC寄存器 DDDDDDDD D D D D YZE 12位乘法吸 B Ls 8 12 TT 若臥hQ輸岀跟隨D輸 入;若血=0,

30、Q輸出被鎖存 ^REF O,0UT2 0UT1 四"cc —AGND 電 DGND 11-12 11.2 MCS-51 與 ADC 的接口 11.2.1 A/D轉換器概述 模擬量轉換成數(shù)字量,便于計算機進行處理。 隨著超大規(guī)模集成電路技術的飛速發(fā)展,大量結構 不同、性能各異的A/D轉換芯片應運而生。 1. A/D轉換器的分類 根據(jù)轉換原理可將A/D轉換器分成兩大類(1)直接 型A/D轉換器(2)間接型A/D轉換器。 A/D轉換器的

31、分類如下: 電荷再分配型A/D轉換器 ?直接A/D轉換器彳 逐次逼近式A/D轉換器 跟蹤計數(shù)式A/D轉換器 11-13 A/D轉換器- .間接A/D轉換器r (串聯(lián)方式A/D轉換器 ?非反饋比較型{并聯(lián)方式A/D轉換器 串并聯(lián)方式A/D轉換器 單積分型A/D轉換器 雙積分型A/D轉換器 電壓/時間變換型-多重積分型3轉換器 ?脈寬調制積分型A/D轉換器 電壓/頻率變換型A/D轉換器(V/F變換器) 工-A式A/D轉換器 11-13 目前使用較廣泛的有:逐次比較式轉換器、雙積分 式轉換器、△式轉換器和V/F轉換器。 逐次比較型:精

32、度、速度和價格都適中,是最常用 的A/D轉換器件。 雙積分型:精度高、抗干擾性好、價格低廉,但轉換 速度慢,得到廣泛應用。 另-△型:具有積分式與逐次比較式ADC的雙重優(yōu)點。 對工業(yè)現(xiàn)場的串模干擾具有較強的抑制能力,不亞于 雙積分ADC,但比雙積分ADC的轉換速度快,與逐次比 較式ADC相比,有較高的信噪比,分辨率高,線性度好 不需采樣保持電路。因此,工-△型得到重視。 V/F轉換型:適于轉換速度要求不太高,遠距離信號 傳輸。 2. A/D轉換器的主要技術指標 ⑴轉換時間和轉換速率 完成一次轉換所需要的時間。轉換時間的倒數(shù)為轉 換速率。 并行式:20-50ns,速率為50~20

33、M次/s (1M=106); 逐次比較式:0. 4^s,速率為2.5M次/s。 (2)分辨率 用輸出二進制位數(shù)或BCD碼位數(shù)表示。例如AD574, 二進制12位,即用刃2個數(shù)進行量化,分辨為1LSB,百 分數(shù)表示 1/212=0. 24%oo 又如雙積分式A/D轉換器MC14433,分辨率為三位半。 若滿字位為1999,其分辨率為1 /1999=0. 05%。 量化過程引起的誤差為量化誤差,是由于有限位數(shù) 字對模擬量進行量化而引起的誤差。量化誤差理論上 規(guī)定為1個單位分辨率,提高分辨率可減少量化誤差。 (3)轉換精度 定義為一個實際ADC與一個理想ADGS量化值上的差 值。

34、可用絕對誤差或相對誤差表示。 3. A/D轉換器的選擇 按輸出代碼的有效位數(shù)分:8位、10位、12位等。 按轉換速度分為超高速(Wins)、高速(W1ps) 中速(W1ms)、低速(W1s)等。 為適應系統(tǒng)集成需要,將多路轉換開關、時鐘電 路、基準電壓源、二/十進制譯碼器和轉換電路集成 在一個芯片內,為用戶提供方便。 (1)A/D轉換器位數(shù)的確定 系統(tǒng)總精度涉及的環(huán)節(jié)較多: 傳感器變換精度、 信號預處理電路精度和A/D轉換器及輸出電路、控制 機構精度,還包括軟件控制算法。 A/科專換器的位數(shù)至少要比系統(tǒng)總精度要求的最 低分辨率高1位,位數(shù)應與其他環(huán)節(jié)所能

35、達到的精度 相適應。只要不低于它們就行,太高無意義,且價 咼。 8位以下:低分辨率,9~12位:中分辨率,13位 以上:高分辨率。 (2) A/D轉換器轉換速率的確定 從啟動轉換到轉換結束,輸出穩(wěn)定的數(shù)字量,需要一 定的時間,這就是A/D轉換器的轉換時間。 低速:轉換時間從幾ms到幾十ms o 中速:逐次比較型的A/D轉換器的轉換時間可從幾匹? 100p.s 左右 o 高速:轉換時間僅20-100nso適用于雷達、數(shù)字通訊、 實時光譜分析、實時瞬態(tài)紀錄、視頻數(shù)字轉換 系統(tǒng)等。 如用轉換時間為100匹的集成A/D轉換器,其轉換 速率為10千次/秒。根據(jù)采樣定理和實際需要,

36、一個周 期的波形需采10個點,最高也只能處理1kHz的信號。把 轉換時間減小到10",信號頻率可提高到10kHzo (3) 是否加采樣保持器 直流和變化非常緩慢的信號可不用采樣保持器。 其他情況都要加采樣保持器。 根據(jù)分辨率、轉換時間、信號帶寬關系,是否要加 采樣保持器:如果是8位ADC,轉換時間100ms,無采樣保 持器,信號的允許頻率是0.12Hz;如果是12位ADC,該 頻率為0. 0077Hzo如果轉換時間是100|ns, ADC是8位 時,該頻率為12Hz, 12位時是0. 77Hzo (4) 工作電壓和基準電壓 選擇使用單一+5V工作電壓的芯片,與單片機系統(tǒng)共 用一個電

37、源就比較方便。 基準電壓源是提供給A/D轉換器在轉換時所需要的 參考電壓,在要求較高精度時,基準電壓要單獨用高 精度穩(wěn)壓電源供給。 11.2.2 MCS-51與ADC 0809 (逐次比較型)的接口 1. ADC0809引腳及功能 逐次比較式8路模擬輸入、8位輸出的A/D轉換器。 引腳如圖。 INS—— 1 28 IN4—— 2 27 IN5 — 3 26 IN6—— 4 25 INI—— 5 24 START—— 6 23 EOC—— 7 22 D3—— 8 ADC0809 21 OE 9 20 CLK — 10

38、19 ^cc 11 18 8(十)—— 12 17 GND — 13 16 D1—— 14 15 IN2 INI INO A B C ALE DI D6 D5 D4 DO FT D2 1M4 共28腳,雙列直插式封裝。主要引腳功能如下: ⑴IN3IN7: 8路模擬信號輸入端。 (2) D0-D7: 位數(shù)字量輸出端。 A:控制8路模擬通道的切換,C、B、A= 000-111分別對應I

39、N0~ IN7通道o (4) OE、START、CLK:控制信號端,0E為輸出允許端, START為啟動信號輸入端,CLK為時鐘信號輸入端。 ⑸VR (+)和Vr (-):參考電壓輸入端。 2. ADC0809結構及轉換原理 結構如圖11-15o 0809完成1次轉換需100戶左右,可對0~5V信號進 行轉換。 START CLK o o CO BO AO ALE。 8路 模擬量 開關 Z3 地址 鎖存 與譯碼 QEOC 8位 A/D 轉換器 三態(tài) 輸出 鎖存器 PO…"& 00000000 一一 蟲―) OE

40、 3. MCS-51 與ADC0809的接口 單片機如何來控制ADC? 首先用指令選擇0809的一個模擬輸入通道,當執(zhí)行 MOVX @DPTR, A時,單片機的WR*信號有效,產生一個 啟動信號給0809的START腳,對選中通道轉換。 轉換結束后,0809發(fā)出轉換結束E0C信號,該信號 可供查詢,也可向單片機發(fā)出中斷請求;當執(zhí)行指令: MOVX A, @DPTR,單片機發(fā)出RD*信號,加到0E端高電平, 把轉換完畢的數(shù)字量讀到A中。 査詢和中斷控制兩種工作

41、方式。 (1)査詢方式 0809與8031單片機的接口如圖11-16o ALE P0.7 PO.O 8031 WR P2.7 |74LS74 Ml GOE丄 7 2 1 o J D Q CK Q up R CLK Vr(+) Vr㈠ C ADC0809 B A IN7 D7 : i ? DO START ino ALE OE EOC 基準電壓 \7 \|7 ZHV 00 8路模擬輸入

42、 11-16 ALE腳的輸出頻率為1MHz,(時鐘頻率為6MHz),經 D觸發(fā)器二分頻為500kHz時鐘信號。 0809輸出三態(tài)鎖存,8位數(shù)據(jù)輸出引腳可直接與數(shù) 據(jù)總線相連。 引腳C、B、A分別與地址總線A2、A1、A0相連, IN3IN7中的一個。P2.7 (A15)作為片選信號,在啟 動A/D轉換時,由WR*和P2. 7控制ADC的地址鎖存和轉換 啟動,由于ALE和START連在一起,因此0809在鎖存通 道地址的同時,啟動并進行轉換。 讀取轉換結果,用RD*信號和P2.7腳經或非后,產 生的正脈沖作為0E信號,用以打開三態(tài)輸出鎖存器。 式轡最蠶

43、纂需蠢諾減用軟件延時的方 MAIN: MOV MOV R1, #data ;置數(shù)據(jù)區(qū)首地址 DPTR, #7FF8H;端口地址送DPTR, P2. 7=0, ;且指向通道INO rrJ MOV LOOP: MOVX MOV DELAY: NOP R7, #08H @DPTR, A R6, #OAH ;置轉換的通道個數(shù) ;啟動A/D轉換 ;軟件延時,等待轉換結束 NOP NOP DJNZ MOVX R6, DELAY A, @DPTR ;讀取轉換結果 MOV @R1, A ;存儲轉換結果 I NO DPTR ;指向下一個通

44、道 INC R1 ;修改數(shù)據(jù)區(qū)指針 DJNZ R7, LOOP ;8個通道全采樣完否?未完則繼續(xù) (2)中斷方式 將圖11-16中EOC腳經一非門連接到8031的INT1*腳即 可。轉換結束時,EOC發(fā)出一個脈沖向單片機提出中斷 申請,單片機響應中斷請求,在中斷服務程序讀A/D結 果,并啟動0809的下一次轉換,外中斷1采用跳沿觸發(fā)。 程序如下: INIT1: SET IT1 SET EA SET EX1 MOV MOV MOVX DPTR, #7FF8H A, #OOH ; @DPTR,

45、 A 中斷服務程序: PINT1: MOV DPTR, #7FF8H MOVX A, @DPTR MOV 3OH, A MOV A, #OOH MOVX @DPTR, A RET I 外部中斷1初始化編程 CPU開中斷 選擇外中斷為跳沿觸發(fā)方式 端口地址送DPTR 啟動0809對I NO通道轉換 完成其他的工作 ;A/D結果送內部RAM單元30H 啟動0809對IN0的轉換 11.2.3 MCS-51與AD574 (逐次比較型)的接口 位分辨率的ADC常常不夠,采用10位、12位、16位 A/D轉換器。12位ADCAD574A (AD674

46、A、AD1674A)。 1. AD574簡介 12位逐次比較型A/D轉換器。轉換時間為25匹,轉 換精度為0. 05%,片內有三態(tài)輸出緩沖電路,可直接與 各種8位或16位的微處理器相連,而無須附加邏輯接口 電路,且能與CMOS及TTL電平兼容。 28腳雙列直插式封裝,引腳如圖11-17o REFOUT AGND REFIN BIPOFF 10 h 20 F 4印為h nnnnnnnnnnnnnn 1717 USTS UDEll(MSB) UDbulo ~}DB9 ~IDBoo UDBJ ~1D86 UDB5 UDB4 UDB3 UDB2 J Dtao(L

47、SB) —1DGND 引腳的功能如下: CS*:片選信號端。 CE:片啟動信號。 R/C*:讀出/轉換控制信號。 12/8*:數(shù)據(jù)輸出格式選擇。 1: 12條數(shù)據(jù)線同時輸出轉換結果, 0:轉換結果為兩個單字節(jié)輸出,即只有高8位或 低4位有效。 A0:字節(jié)選擇控制線。分為轉換期間、讀出期間 在轉換期間: 0:進行12位轉換(轉換時間為25|is); 1:進行8位轉換(轉換時間為16)xs) o 在讀出期間: 0:高8位數(shù)據(jù)有效

48、; 1:低4位數(shù)據(jù)有效,中間4位為“0",高4位為三態(tài)。 因此當兩次讀出12位數(shù)據(jù)時,12位數(shù)據(jù)遵循左對齊 原則,如下所示: 結果的高8位 結果的低4位+4位尾0 上述五個控制信號組合的真值表如表11T所示: 表11T AD574JS制真值表 CE CS* R/C* 12/8* A0 操作 0 X X X X 無操作 X 1 X X X 無操作 1 0 0 X 0 初始化為12位轉換 1 0 0 X 1 初始化為8位轉換 1 0 1 +5V X 允許12位并行輸出 1 0 1 地 0 允許高

49、8位輸出 1 0 1 地 1 允許低4位+4位尾0輸出 STS:轉換結束狀態(tài)引腳。 轉換完成時為低電平??勺鳛闋顟B(tài)信息被CPU查詢, 也可用它的下跳沿向CPU發(fā)出中斷申請,通知A/D轉換 已完成,可讀取轉換結果。 2?AD574的工作特性 工作狀態(tài)由CE、CS*、R/C*、12/8*、A0五個控制 信號決定,當CE=1, CS*=O同時滿足,才處于轉換狀態(tài)。 AD57祖于工作狀態(tài)時,R/C*=O,啟動A/D轉換;R/g 為數(shù)據(jù)讀出。12/8*和A0端用來控制轉換字長和數(shù)據(jù)格 式。A0=0按12位轉換方式啟動轉換;A0=1按8位轉換方 式啟動轉#奐。 當AD

50、574處于數(shù)據(jù)讀出(R/C*=1)狀態(tài)時,A0和12/8* 成為數(shù)據(jù)輸出格式控制端。12/8*=1對應12位并行輸 出;12/8*二0對應8位的雙字節(jié)輸出。其中A0=0時輸出 高8位。A0=1時輸出低4位,并以4個0補足尾隨的4位。 注意:12/8*端與TTL電平不兼容,故只能直接接+5V 或地。另外A0在數(shù)據(jù)輸出期間不能變化。 3. AD574的單極性和雙極性輸入特性 圖11-18(a)為單極性轉換電路,可實現(xiàn):0?10V 或0?20V的轉換。 圖11-18(b)為雙極性轉換電路,可實現(xiàn):-5?+5V或 -10?+10V的轉換。 REFOUT AD574 REFIN

51、8 BIPOFF REFIN REFOUT BIPOFF AD574 10 F 12 +5V — + 15Vr -15Vf 丄 100 kQh 12 lOOkfl R?] 10"lN 20Vm DGND 10Vm 20Vin AGND 口 14 9 -I -15 V O0?10 V o0?20 V 15 (a)單極性轉換電路 DGND AGND —_o WV 14 —~~o -10 ?+10 V +5 V 7 +15 V |l—o—15V 丄 (b)雙極性轉換電路

52、 11-18 4?MCS-51與AD574的接口設計 見圖11-19.AD574片內有時鐘,無須外加。 單極性方式:對0?10V或0?20V模擬信號進行轉換。 結果的高8位從DB11?DB4輸出,低4位從DB3?DBOW出 ,如左對齊,DB3?DBO接單片機數(shù)據(jù)總線高半字節(jié)。 為實現(xiàn)啟動轉換和結果讀出,片選信號由A1提供。 讀結果時,A1=0; CE信號由單片機的WR*和A7經一級 或非門提供,R/C*由RD*和A7經一級或非門產生,A7應 為低電平。輸出狀態(tài)信號STS接P3.2,供單片機查詢A/D 轉換是否結束。1

53、2/8*端接+5V, AD574的A0由地址總線 A0控制,實現(xiàn)全12位轉換,并將12位數(shù)據(jù)分兩次送入數(shù) 據(jù)總線上。 4-5 V +15 V 100 kQ -15 V 11-19 完成一次A/D轉換的程序如下: (假定結果高8位在R2中,低4位在R3中,按左對齊原 則): MAIN: MOV RO, #7CH MOVX @R0, A ;選擇AD574,并令A0=0 ;啟動A/D轉換 LOOP: NOP MOVX P3. 2, LOOP A, @R0 MOV R2, A MOV RO, # 7DH MOVX A,

54、@R0 ;查詢轉換是否結束 ;存入R2中 ;令 A0 二 1 ;讀取低4位地 MOV R3, A ;存入R3中 11.2.4 MCS-51與A/D轉換器MC14433 (雙積分型) 的接口 雙積分型由于兩次積分時間比較長,所以轉換速度 慢,但精度可以做得比較高;對周期變化的干擾信號 積分為零,抗干擾性能也較好。 常用的有3%位雙積分A/D轉換器MC14433 (精度相當 于11位二進制數(shù))和4%位雙積分A/D轉換器ICL7135 (精度相當于14位二進制數(shù))。 1. MC14433A/瞰換器簡介 MC14433是3%位雙積分型A/D轉換器,優(yōu)點:精度 高、

55、抗干擾性能好等,缺點:轉換速度慢,約1~10次 /秒。與國內產品5G14433完全相同,可互換。 被轉換電壓量程為199.9mV或1.999V。轉換完的數(shù) 據(jù)以BCD碼的形式分四次送出。 (1) MC14433的引腳功能說明 MC14433A/蹴換器引腳如 11-20: CLKI CLKO 匸匸匸匚匸匸匸匸匸匚匚匸 1 24 2 23 3 22 4 21 5 20 6 MC 19 7 14433 18 8 17 9 16 10 15 11 14 12 13 nnnnnnnnn

56、nnn 11-20 各引腳的功能如下: (1) 電源及共地端 Vdd:主工作電源+5V。 Vee:模擬部分的負電源端,接-5V。 Vag:模擬地端。 Vss:數(shù)字地端。 Vr:基準電壓輸入端。 (2) 外接電阻及電容端 R1:積分電阻輸入端,轉換電壓Vx=2V時, R1=470Q; Vx=200mV時,R1=27kQ。 C1:積分電容輸入端,一般取0. 1吁。 R1/C1: R1與C1的公共端。

57、 CLKK CLK0:外接振蕩器時鐘調節(jié)電阻Rc, Rc—般 取470 Q左右。 (3) 轉換啟動/結束信號端 EOC:轉換結束信號輸出端,正脈沖有效。 DU:啟動新的轉換,若DU與EOC相連,每當A/D轉 換結束后,自動啟動新的轉換。 (4) 過量程信號輸出端 OR*:當|Vx|VVr,輸出低電平。 (5)位選通控制端 IT J MX J DS4-DS1:分別為個、十、百、千位輸出的選通 脈沖,DS1對應千位,DS4對應個位。每個選通脈沖寬 度為18個時鐘周期,兩個相應脈沖之間間隔為2個時 鐘周期。如圖11-21所示 土 CLK周期 16 400個時鐘脈沖周期

58、 DS1產=| 18個時鐘脈沖周期 (最高位)|位2個時鐘脈沖周期 DS2—I DS3 (最低位)DS4 11-21 (6) BCD碼輸出端 Q0-Q3: BCD碼數(shù)據(jù)輸出線。Q3為最高位,Q0為最 低位。 當DS2、DS3和DS4選通期間,輸出三位完整的BCD 碼數(shù),但在DS1 (千位)選通期間,輸出端Q0?Q3除 了表示個位的0或1外,還表示被轉換電壓的正負極性 (02=1為正)、欠量程還是過量程,具體含義如表行 -2所示。 表11-2 DS1選通時Q3?Q0表示的結果 Q3 Q2 Q1 Q0 表不結果 1 X X 0 千位數(shù)為0 0 X X

59、0 千位數(shù)為1 X 1 X 0 結果為正 X 0 X 0 結果為負 0 X X 1 輸入過量程 1 X X 1 輸入欠量程 2. MC14433與8031單片機的接口 如圖 11-12, MC1403 (與5G1403相同)為 +2. 5V精密 基準源。DU端與E0C端相連,即選擇連續(xù)轉換方式。 E0C:轉換結束輸出標志。 讀取A/D轉換結果可采用中斷方式或查詢方式。采 用中斷方式時,E0C端與8031外部中斷輸入端INTO* 或INT1*相連。采用查詢方式EOC端可與任一I/O口線相 連。 8031 PLO PL1 Pl.2 Pl.3

60、 Pl.4 Pl.5 PL6 Pl.7 | EA FNT1 CM pF 470 kQ 11-22 若用中斷方式讀結果,選用跳沿觸發(fā)方式。如轉換 結果存到8031內部RAM的20H、21H單元中,格式如下: 符號 X X 千 百 D7 D4 D3 DO 十 個 D4 D3 D0 D7 21 H 11-23 20 H 初始化程序開放CPU中斷,允許外部中斷1中斷請 求,置外部中斷1為跳沿觸發(fā)方

61、式。 每次A/D轉換結束,都向CPU請求中斷,CPU響應中 折,執(zhí)行中斷服務程序,讀取A/D轉換的結果。 程序: ORG 001BH LJMP PINT1 ;跳外部中斷1的中斷服務程序 ORG 01OOH INITI: SETB IT1 ;選擇外中斷1為跳沿觸發(fā)方式 MOV IE, 4H ;CPU開中斷,允許外部中斷1 PINT1: MOV A, P1 ;外部中斷1服務程序 JN Acc. 4, PINT1;等待DS1選通信號的到來 Acc. 0, Per ;是否過、欠量程,是則轉向Per處理 Acc. 2,

62、PL1 ;判結果極性,為正,跳PL1 SETB 07H ;結果為負,符號位07H置1 AJMP PL2 PL1: PL2: CLR 07H ;結果為正,符號位清0 Acc.3, PL3 千位為0,跳PL3 SETB 04H AJMP PL4 PL3: CLR 04H PL4: MOV A, P1 JNB Acc. 5, PL4 MOV RO, #2OH XCHD A, RO PL5: MOV A, P1; 千位為1,把0

63、4H位置1 千位為0,把04H位清0 等待百位的選通信號DS2 指針指向20H單元 百位—20H單元低4位 JNB A”. 6, PL5 SWAP A INC RO MOV @R0, A MOV A, P1 PL6: ;等待十位數(shù)的選通信號DS3的到來 ;讀入十位,高低4位交換 ;指針指向21H單元 ;十位數(shù)的BCD?馬送入21H的高4位 JNB Acc. 7, PL6 ;等待個位數(shù)選通信號DS4的到來; XCHD RET I PEr: SETB 10H 個位數(shù)送入21H單元的低4位 置過量程、欠量程標志

64、 RET I 中斷返回 11.3 MCS-51與V/F轉換器的接口 在既要求數(shù)據(jù)長距離傳輸又要求精確度較高的場 合,可使用V/F轉換器代替A/D器件。 V/噤換器是把電壓信號轉變?yōu)轭l率信號的器件, 有良好的精度、線性,此外,電路簡單,外圍元件性 能要求不高,適應環(huán)境能力強,轉換速度不低于一般 的雙積分型A/D器件,且價格低,因此V/F轉換技術廣 泛用于非快速A/D過程中。 11.3.1用V/F轉換器實現(xiàn)A/D轉換的原理 工作原理: 把V/F轉換器輸出的頻率信號作為計數(shù)脈沖,進行定 時計數(shù),這樣計數(shù)器的計數(shù)值與V/F轉換器輸出的脈沖

65、 頻率信號之間的關系為: f=D/T D:計數(shù)值,T:計數(shù)時間,就可求出V/F轉換器的輸 出頻率,從而知道輸入電壓V,這就實現(xiàn)了A/D轉換。 定時/計數(shù)器可用單片機內部的,也可使用外部擴展 的,用單片機把計數(shù)值取入內存即可進行數(shù)據(jù)處理。 冬s 電流輸出匚 參考電流匚2 7 頻率輸出匚3 6 GND 匚 4 5 二1 ?ss 二]比較輸入 二1閾值 二]7?/C 電流輸出C1 參考電流Q 6)閾值 4 GND 8 7)比較輸入 11-24 2?電特性參數(shù): (1)電源電壓:+15V (2) 輸入電壓范圍: 0?10V (3)輸

66、出頻率:10Hz?11KHz (4)非線性失真:0. 03% 3. LMX31的V/F轉換外部接線 LMX31的V/F轉換外部接線如圖11-25所示。 R\ 口 iookni% So + ?ss O "ss 22 pF 7=15 V ? R 6.8 mi% -l=H q 0.01 |1F Tl- LMX31 丁 1%亠 47Q10% X 11-25 2 12knl% 丄 VLOGIC iom+io% o To 10 kHz 11.3.3 V/F轉換器與MCS-51單片機接口 被測電壓轉換為與其成比例的頻率信號后送入單 片機進行處理。 (1) 直接與MCS-51接口。接口簡單,頻率信號接入單 片機的定時器/計數(shù)器輸入端即可。如下圖。 11-26 (2) 在一些電源干擾大、模擬電路部分容易對單片機 產生電氣干擾等惡劣環(huán)境中,可采用光電隔離的方法使

展開閱讀全文
溫馨提示:
1: 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
2: 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
3.本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
5. 裝配圖網僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

相關資源

更多
正為您匹配相似的精品文檔
關于我們 - 網站聲明 - 網站地圖 - 資源地圖 - 友情鏈接 - 網站客服 - 聯(lián)系我們

copyright@ 2023-2025  zhuangpeitu.com 裝配圖網版權所有   聯(lián)系電話:18123376007

備案號:ICP2024067431-1 川公網安備51140202000466號


本站為文檔C2C交易模式,即用戶上傳的文檔直接被用戶下載,本站只是中間服務平臺,本站所有文檔下載所得的收益歸上傳人(含作者)所有。裝配圖網僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對上載內容本身不做任何修改或編輯。若文檔所含內容侵犯了您的版權或隱私,請立即通知裝配圖網,我們立即給予刪除!