汽車電子技術(shù)基礎(chǔ) 教案28

《汽車電子技術(shù)基礎(chǔ) 教案28》由會員分享，可在線閱讀，更多相關(guān)《汽車電子技術(shù)基礎(chǔ) 教案28（9頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、課程教案首頁 No.28 授課題目 時序邏輯電路（二） 教學(xué)單元 學(xué) 時 2 [寸] 4 [] 教學(xué)目標(biāo) ［知識目標(biāo)］: 時序邏輯電路的分析 ［能力目標(biāo)］: 會分析時序邏輯電路的邏輯功能。 ［素質(zhì)目標(biāo)］: 培養(yǎng)學(xué)生邏輯思維能力。 重 占 難點 時序邏輯電路的分析方法 時序邏輯電路的分析方法 教學(xué)方法 啟發(fā)式教授法 能力訓(xùn)練 （作業(yè)） 教學(xué)體會 授課班級 授課時間及地 點 年 月 日（星期 ）第 節(jié)，樓 室 年 月 日（星期 ）第 節(jié)， 樓 室 年 月 日（星期 ）第 節(jié)，樓 室 年 月 日（星期 ）第 節(jié)，樓 室

2、 年 月 日（星期 ）第 節(jié)，樓 室 步驟一：復(fù)習(xí)提問基本RS觸發(fā)器和同步RS觸發(fā)器的邏輯功能(10分鐘) 步驟二：由于基本RS觸發(fā)器和同步RS觸發(fā)器的邏輯功能都不是邊沿觸發(fā)器，而是在CP=1期間輸 出翻轉(zhuǎn)，這樣變化比較大；而邊沿觸發(fā)器是上升沿或下降沿觸發(fā)。(70分鐘) 一、JK觸發(fā)器 邊沿觸發(fā)的主從型JK觸發(fā)器是目前功能最完善、使用較靈活和通用性較強(qiáng)的一種觸發(fā)器。 (1) 電路組成 主從型JK觸發(fā)器邏輯電路結(jié)構(gòu)圖。其中門廣門4構(gòu)成主觸發(fā)器，輸入通過一個非門和CP控制端 相連。 門5?門8構(gòu)成從觸發(fā)器，從觸發(fā)器直接與CP控制端相連。 主觸發(fā)器0端與門7的一個輸入相

3、連，。端和門8的一個輸入相連，構(gòu)成兩條反饋線。 (2) JK觸發(fā)器的工作原理 ① CP=1期間： 設(shè)輸出現(xiàn)態(tài)齒1、J=1, K=0 主觸發(fā)器因CP=0被封鎖，輸出狀態(tài)保持不變。 從觸發(fā)器由于CP=1被觸發(fā)，其輸出次態(tài)0n+l隨著JK輸入端的變化而改變。 從觸發(fā)器把CP=1時的狀態(tài)記憶下來，在CP下跳沿到來時作為輸入狀態(tài)送入主觸發(fā)器中。 ② CP下跳沿到來時： 從觸發(fā)器因CP=0被封鎖，輸出狀態(tài)保持不變。 主觸發(fā)器由于CP=1被觸發(fā)，其輸出次態(tài)Qn+1隨著輸入端的變化而改變。 顯然JK觸發(fā)器在CP下跳沿到來時輸出狀態(tài)發(fā)生改變，且此狀態(tài)一直保持到下一個時鐘脈沖 下跳沿

4、的到來。 顯然邊沿觸發(fā)的主從型JK觸發(fā)器有效地抑制了“空翻”現(xiàn)象。在時鐘脈沖CP下降沿到來時， 其輸出、輸入端子之間的對應(yīng)關(guān)系為： ① J = 0, K=。時，觸發(fā)器無論現(xiàn)態(tài)如何，次態(tài)Qn+l=Qn,保持功能； ② 當(dāng)J=l, K = 0時，無論觸發(fā)器現(xiàn)態(tài)如何，次態(tài)Qn+l = l,置1功能； ③ 當(dāng)J=0, K=1時，無論觸發(fā)器現(xiàn)態(tài)如何，次態(tài)Qn+l=O；置0功能； ④ 當(dāng)J=l, K=1時，無論觸發(fā)器現(xiàn)態(tài)如何，次態(tài)Qn+l=Qn,翻轉(zhuǎn)功能。 結(jié)論：JK不同時，輸出次態(tài)總是隨著J的變化而變化；JK均為。時，輸出保持不變；JK均為1 時，輸出發(fā)生翻轉(zhuǎn)。 (3) JK觸發(fā)器邏輯

5、功能的描述 ① 特征方程 Qn+] =JQ" +KQn ② 狀態(tài)圖 ③ JK觸發(fā)器功能真值表 J K Qa

6、 歸納JK觸發(fā)器的特點: ① 邊沿觸發(fā)，即CP邊沿到來時觸發(fā)。 ②具有置0、置1、保持、翻轉(zhuǎn)四種功能，能夠有效地抑制空翻現(xiàn)象。 ③使用方便靈活，抗干擾能力極強(qiáng), 工作速度很高。 二、D觸發(fā)器 P C 當(dāng)CP二0時，門3和門4的輸出為1,使鐘控RS觸發(fā)器的狀態(tài)維持不變。此時，門6的輸出等于 D,門5的輸出等于D。 歸納D觸發(fā)器的特點: ①CP上升沿到來時觸發(fā)，可有效地抑制空翻。 ② 具有置0、置1兩種功能，且輸出跟隨輸入的變化。 ③ 使用方便靈活，抗干擾能力極強(qiáng)，工作速度很高。 三、T觸發(fā)器和P觸發(fā)器 1、T觸發(fā)器

7、 把JK觸發(fā)器的兩輸入端子J和K連在一起作為一個輸入端子T時，即可構(gòu)成一個T觸發(fā)器。當(dāng)T=1 時，即戶K=l,觸發(fā)器具有翻轉(zhuǎn)功能；當(dāng)T=0,即J=K=0,觸發(fā)器具有保持功能。顯然T觸發(fā)器只具有 保持和翻轉(zhuǎn)兩種功能。 2、T'觸發(fā)器 讓T觸發(fā)器恒輸入“1”時，顯然只具有了一種功能一一翻轉(zhuǎn)，此時T觸發(fā)器就變成了 T '觸發(fā)器。 T'觸發(fā)器僅具有翻轉(zhuǎn)一種功能。 歸納：觸發(fā)器是時序邏輯電路的基本單元。常用的有RS、JK和D觸發(fā)器等。同一種功能的觸發(fā)器, 可以用不同的電路結(jié)構(gòu)形式來實現(xiàn)；反過來，同一種電路結(jié)構(gòu)形式，也可以構(gòu)成具有不同功能的各種 類型觸發(fā)器。 四、計數(shù)器 計數(shù)器是時序

8、邏輯電路的具體應(yīng)用，用來累計并寄存輸入脈沖個數(shù)，計數(shù)器的基本組成單元是各 類觸發(fā)器。 分類：按其工作方式可分為同步計數(shù)器和異步計數(shù)器；按其進(jìn)位制可分為二進(jìn)制計數(shù)器、十進(jìn)制 計數(shù)器和任意進(jìn)制計數(shù)器；按其功能又可分為加法計數(shù)器、減法計數(shù)器和加/減可逆計數(shù)器等。 計數(shù)器中的“數(shù)”是用觸發(fā)器的狀態(tài)組合來表示的，在計數(shù)脈沖作用下使一組觸發(fā)器的狀態(tài)逐個 轉(zhuǎn)換成不同的狀態(tài)組合來表示數(shù)的增加或減少，即可達(dá)到計數(shù)的目的。計數(shù)器在運(yùn)行時，所經(jīng)歷的狀 態(tài)是周期性的，總是在有限個狀態(tài)中循環(huán)，通常將一次循環(huán)所包含的狀態(tài)總數(shù)稱為計數(shù)器的“模” O 二進(jìn)制計數(shù)器 當(dāng)時序邏輯電路的觸發(fā)器位數(shù)為n,電路狀態(tài)按二

9、進(jìn)制數(shù)的自然態(tài)序循環(huán)，經(jīng)歷2n個獨立狀態(tài)時, 稱此電路為二進(jìn)制計數(shù)器。 Qi Q2 計數(shù)脈沖 c CP J CP Fo K J CP F1 K CP f2 K CP f3 K  高位觸發(fā)器的CP端應(yīng)接低位的Q端。計數(shù)前，先在各觸發(fā)器的 聲 端加一置“0”負(fù)脈沖，使所 有的觸發(fā)器F0-F3全部處于“0”狀態(tài)，即Q0二Q1二Q2二Q3二0,這種情況稱計數(shù)器清“0”。已清“0” 的所有計數(shù)器初始狀態(tài)為“0” ,即計數(shù)器為“0000”狀態(tài)。 當(dāng)?shù)谝粋€脈沖結(jié)束時，觸發(fā)器F0由0變?yōu)?,即Q0由0變?yōu)?, 0由0變?yōu)?產(chǎn)生一正跳變，它 對F1不起作用，這時計數(shù)

10、器呈Q3Q2Q1Q0 =0001狀態(tài)。 當(dāng)?shù)诙€脈沖結(jié)束時，觸發(fā)器F0由1變?yōu)?,即Q0 = 0, q =1,由于Q0由1變?yōu)?產(chǎn)生負(fù) 跳變，送至F1的輸入端，于是F1由0變?yōu)?,并產(chǎn)生一正跳變，這個脈沖對F2不起作用，故計數(shù)器 呈 Q3Q2QlQ0 = 0010 狀態(tài)。 當(dāng)?shù)谌齻€計數(shù)脈沖結(jié)束時，觸發(fā)器F0翻轉(zhuǎn)為1,即Ql=l, g), F1F2F3都不翻轉(zhuǎn)，計數(shù)器狀 態(tài)為 Q3Q2QlQ0=0011o 第一位Q0每累計一個數(shù)，狀態(tài)都要變一次；第二位Q1每累計兩個數(shù)，狀態(tài)變一次；第三位Q2 每累計四個數(shù)，狀態(tài)變一次；第四位Q3每累計八個數(shù)，狀態(tài)變一次。每個觸發(fā)器的脈沖的頻率是低

11、 一位觸發(fā)器輸出脈沖頻率的二分之一。所以，這種計數(shù)器也可作分頻器使用。 二進(jìn)制加法計數(shù)器的工作波形圖： 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 1 ~~I I~~I I~~I I~~I I~~I I~~I I~~I I~~L 0. Q2 五、寄存器 數(shù)碼寄存器 數(shù)碼寄存器是存放二進(jìn)制數(shù)碼的電路。由于觸發(fā)器具有記憶功能，因而它是數(shù)碼寄存器電路的基 本單元電路。 D觸發(fā)器是最簡單的數(shù)碼寄存器。在CP脈沖作用下，它能夠寄存一位二進(jìn)制代碼。當(dāng)D=0時，在 CP脈沖作用下，將0寄存到D觸發(fā)器中；當(dāng)D=1時，在CP脈沖作用下，將1寄

12、存到D觸發(fā)器中。圖 16.5.1為由D觸發(fā)器組成的四位數(shù)碼寄存器，在存數(shù)指令脈沖CP作用下，輸入端的并行四位數(shù)碼將同 時存到4個D觸發(fā)器中，并由各觸發(fā)器的Q端輸出。 當(dāng)用觸發(fā)器寄存數(shù)據(jù)時，除使用上述方法外，還可以使用觸發(fā)器的異步置0端和異步置1端。例 如，對低電平置0、置1的觸發(fā)器，可在 三端和 Q南之間接一反相器，反相器輸出端接觸發(fā)器的 端，"魘發(fā)器的 端與照11器輸入端接在一起。這樣，將需要寄存的數(shù)據(jù)從反相器輸入端輸入 時，觸發(fā)器就可立即寄存該數(shù)據(jù)。 四位數(shù)碼寄存器： D° D[ D2 D3 步驟三：總結(jié)（10分鐘） JK觸發(fā)器在時鐘脈沖CP下降沿到來時，其輸出、輸入端子之間的對應(yīng)關(guān)系為: ① J=0, K=0時，觸發(fā)器無論現(xiàn)態(tài)如何，次態(tài)Qn+l=Qn，保持功能； ② 當(dāng)J=l, K=0時，無論觸發(fā)器現(xiàn)態(tài)如何，次態(tài)Qn+l = l,置1功能； ③ 當(dāng)J=0, K=1時，無論觸發(fā)器現(xiàn)態(tài)如何，次態(tài)Qn+l=0；置。功能； ④ 當(dāng)J=l, K=1時，無論觸發(fā)器現(xiàn)態(tài)如何，次態(tài)Qn+l = Qn,翻轉(zhuǎn)功能。 D觸發(fā)器的特點： ① CP上升沿到來時觸發(fā)，可有效地抑制空翻。 ② 具有置0、置1兩種功能，且輸出跟隨輸入的變化。 ③ 使用方便靈活，抗干擾能力極強(qiáng)，工作速度很高。